(19) 日本国特許庁(J.P)

A)

# 02 公開特許公報(A)

(11)特許出版公開新与 特別2001—101866 (P2001—101866A)

(49)公開日 平床19年4月13日(2001.4.13)

(51) IntCL

**建**即起身

Pi

チーイコード(参考)

G 1 1 C 11/409

G 1-1 C 11/84

9,53E

### 賽堂館录 未請求 前求項の数18 OL (金 6 頁)


(21)出版神行	\$ #2000 - 207483(P2000 - 287483)	(71) 出版人	390019639
			三基础子株式会社
(32) 出期日	平成12年9月4日(2000.9.4)		大神民国京徽进木原市八边区梅碑而418
,	4-11-4-11-4-11-4-11-4-11-4-11-4-11-4-1	(78)発明者	维殊本物V
(31) 優先権主張器号	99-87106	1.7. 1.4.	大韓民国ソウル特別市江南区連合福984ー
(32) 餐先日	平成11年9月2日(1999:9.2)		5 制 19204 号
(33) 黃光權主義國	种国 (KR)	(72)発明者	金銭簿
		1997 101 11	大韓民國京福澄水原市長安区亭子2有19番
			地場室アパート811号
		(74)代理人	100076428
			升到土、大量、廉值 (外2名)
		<b>!</b>	

## (54) 【発明の名称】、中等体メモリ監督の底知増製器

## (57)【要约】

【課題】駆動能力が改善されると共に半導体メモリ装置 のサイズの輸小に寄与する歴知物偏縁を提供する。

【解決手段】ビットラインと相様ビットラインとの間に 接続されたプルアップ感知増幅器302及びプルダウン 感知増幅器30.4/と、プルアップ感知増幅器302に電 荷を提供する第1NMOSトランジスタを具備するプルアッ プ感知駆動器30.5 と、プルダウン感知増個器304か ら電荷を引き抜く第2NMOSトランジスタを備えるブルダ ウン感知駆動器308とを含む。このようにブルアップ 感知駆動器308とを含む。このようにブルアップ 感知駆動器308とを含む。このようにブルアップ 感知駆動器308とで含む。このようにブルアップ 感知駆動器308とで含む。このようにブルアップ 成知駆動器308とで含む。このようにブルアップ 成知駆動器308とで含む。



【特許請求の範囲】

£5

【請求資子】。 ビットラインと相補ビットラインとの間 「ご接続されたブルアップ級知時情報及びブルタヴン感知・ 増幅器と、

前記プルアップ感知準幅器に電荷を提供する第1 NMOS トーランジスタを具備するプルアップ感知器動器と。

前記プルダウン感知増偏器から電荷を引き抜く第2MAGS トランジスタを備えるプルダウン感知駆動器と、

を含むことを特徴とする半導体メモリ装置の感知増信器。

【詩求項2】 対記プルアップ感知駆動器を活性化する。 時の第1活性化信号の電位は、対記プルダウン感知駆動 器を活性化する時の第2活性化信号の電位より高いこと を特数とする詩求項工に記載の感知増信器。

(請求項3) 対記第 1 活性化信号は、村記第 1 MNOSトランジスタをダーンオンさせることによって村記プルアップ感知服動器を活性化し、前記第 2 活性化信号は、村記第 2 所と MNOSトランジスタをターンオンさせることにより村記プルダウン感知駆動器を活性化することを特徴とする請求項 2 に記載の感知物幅器。

【請求項4】 前記第1及び第2MMSドランジスタの大きさは同一であることを特徴とする請求項3に記載の感到物価量。

【請求項51』 制記第十括性化信号の電位と前記第2活性化信号の電位との差により。 村記プルダウン感知増信器内のNMSトランジスタ内のキャリアの移動度よりも低い村記プルアップ感知増信器内のPMOSトランジスタ内のキャリアの移動度が捕獲されることを特徴とする請求項4に記載の感知増信器。

【請求項6】 村記プルアップ感知増信器を活性化する 第1信号と村記プルタウン感知駆動器を活性化する第2 信号を発生する制御部をさらに具備し、村記プルアップ 感知増信器を活性化する時の第1信号の電位は、前記プルタウン感知増信器を活性化する時の第1信号の電位より高いことを特数とする請求項1に記載の感知増信器: 【請求項7】 村記感知増信器はトリプルウェル構造を 有することを特数とする請求項1に記載の感知増信器。

【請求項目】 前記プルアップ感知物情器は、

ビットラインと第十ノードとの間に接続された第1PMOS® トランジスタとい

前記第1以一下と相撲ビットラインとの間に接続された。 第2PMOSトランジスタとを具備し、

村記第1MMSドランジスタは村記第1ノードと第1電圧との間に連絡されていることを特徴とする研究項1に記載の例20増幅器。

【諸求項9】 感知動作中に制記プルアップ感知顧動器。 を活性化する活性化信号を発生する制御回路をさらに具 備し、

前記ブルアップ感知器動器を活性化する活性化信号の状態は対記第1電圧より高い第2電圧を有することを特徴。

とする請求項目に記載の感知増幅器。

【辞典項(D) 何記グルダウン感知増幅器は、 ビットラインと第2シードとの間に接続された第、3MOS。 トランジスタと、

対記第2ノードと相議ビットラインとの間に接続された。 第3NMOSドランジスタを具備で、

前記第、21M09ドランジスタは前記第2フードと基準電圧 との間に連絡されていることを特徴とする諸求項9に記 載の感効増幅器。

(情報項111) 耐記第1MMOSトランジスタの大きさは、耐記第2MMOSトランジスタのそれと同一であること。 を特徴とする情報項110に記載の感知増幅器。

【請求項12】 感知動作中に各々前記ブルアップ感知 駆動器と前記ブルダウン感知駆動器を活性化する第1及 び第2活性化信号を発生する制御部をさらに具備し、 前記第1及び第2活性化信号は、各々前記ブルアップ及 びブルダウン感知駆動器を活性化する時はアクティブハイで、第1活性化信号のアクティブハイ状態は前記第2 活性化信号のアクティブハイ状態より高い電圧を有する ことを特徴とする請求項1.1に記載の感知増幅器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半遅休メモリ装置の 。感知機偏器に関する。

[0002]

:【従来の技術】 DRAMCOynamio Random Access: Memory)のような半媒体文法リ装置は、メモリセルに貯頼されたデータを読出したリメモリセルのデータをリフレッシュしたりまるための感知増殖器を使用する。

【00003】図寸は従来の感知増幅器を示す回路図である。図1において、感知増幅器はブルアップ感知増幅器102とアルダウン感知増幅器104とを含む、ブルアップ感知増幅器102とアルダウン増幅器104はNMOSトランジスタm0及びm1を含む。MOSトランジスタm0及びm1を含む。MOSトランジスタm0及びm1をm0及びm1を含む。MOSトランジスタm0及びm1をm0及びm1を含む。MOSトランジスタm0及びm1を含む。MOSトランジスタm0及びm1を含む。MOSトランジスタm0及びm1を含む。MOSトランジスタm0及びm1を含む。MOSトランジスタm0及びm1を含む。MOSトラインBLと相議ビットラインBLとと相議ビットラインBLと目にである。MOSMは一般は、ブルアップ感知増幅器104の音がを通じて、ラインBLとBLBに電荷を提供したり、ラインBLとBLBに電荷を提供したり、ラインBLとBLBに電荷を提供したり、ラインBLとBLBの電荷を引き抜いたりするプルアップ感知聴動器105とブルダウン感知駆動器108も具備する。

【〇〇〇4】 この感知増幅器において、ブルアップ感知 駆動器 1,0.6 は、供給電圧Vid とPMOS ドランジスタmp O 及びmp 1 の間のノードとの間に通詰されたPMOS ドランジ スタで、ブルダウン感知駆動器 1,0.8 は、供給電圧GND とMAOS ドランジスタ m O 及びmp 1 の間のノードとの間に 連結されたNOMS トランジスタである。

【00:05】図2は、図1に示されたブルアップ感知服

動器106を駆動する信号LANGとフルタラン感の駆動器108を駆動する信号LANGを発生する制御回路を示す回路回である。回名の制御回路は、HANGゲート202と3個のインパータ204、206、208とを具備する。

4.

【00.06】NANDゲート202の入力信号PS及びPBLSIU」が全で、ハイ"状態になわば、NANOゲート202の出力信号が"ロー"状態になる。このどき、第1インバータ204の出力であるLANG信号は"ハイ"状態になり、第3インバータ208の出力のLARG信号は"ロー"状態になる。すなわち、入力信号PS及びPBLSIUが"ハイ"状態になればLARG信号はブルダウン感知服動器、108をターンオンとさせて図1の回路でをンシング動作が過ごる。

【ロロロ7】図1に示したように従来の感知増幅器は、 LAラインに電荷を供給するブルアップ感到駆動器100 としてPMOSトランシスタを使用し、LABラインから電荷 を引き抜くブルタウン感知駆動器100としてNMOSトランシスタを使用する。

【00-08】図 1のような感知増層器は、セルアレイの容量の増加に適応させる必要がある。例えば、従来のセルアレイの大きさは12 9K bltであったが、単導体験。 図の集験技術の向上に伴って現在では19 2K bltや2 5 6K bltに増加した。メモリアレイの容量が増加する。につれてビットラインはますます組入長くなって、ビットラインの抵抗成分及びキャパシタ成分が増加する。そって、ブルアップ感知駆動器106ビブルダウン感知駆動器106ビブルダウン感知駆動器106ビブルダウン感知駆動器106ビブルダウン感知駆動器106ビブルダウン感知駆動器106ビブルダウン感知駆動器108の駆動能力をアレイ容量の増加と共に増加さいも必要がある。

【OOO9】また、PMOSトランジスタは同じ失きさのMMOSトランジスタよりも特性化信号に対する広客が遅い。 したがって、PMOSトランジスタにより構成されるブルアップ感知駆動器 1.05の広客を、MMOSトランジスタにより構成されるブルダウン感知駆動器 1.0.8のそれと同じくするために、PMOSトランジスタの帽をMMOSトランジスタの帽より大きくする必要がある。しかし、より大きいPMOSトランジスタはチップサイスを増加させ、メモリアして容量の増加を妨ける。

#### 100101

【発明が解決しようとする課題】 本発明は、サイスかり さい一方で高い駆動能力を有する感知増個器を提供し、 これにより感知増幅器を有するメモリ装置のチップサイ スを減少させることを目的とする。

#### [00 11]

【課題を解決するための手段】本発明に係る感知申備器 は、プルアップ感知申備器。プルタウン感知申備器、プルアップ感知申備器。プルアップ感知解動器。及びプルダウン感知部動器を含む。

【004:2】ブルアップとブルダウン感知増幅器は、ビットラインと相撲ビットラインとの間に接続され、メモリセルのデータを感知する。ブルアップ感知服動器はブ

ルアップ威知権情報に重荷を提供するNMOSトランジスタを具備し、プルダウン感知解動器はプルダウン感知増備。 器から電荷を引き抜くMMOSトランジスタを具備する。2 個のNMOSトランジスタは同じ大きさとすることができ、より大きいPMOSトランジスタを使用する場合に比べてチップサイスを確めることができる。

【OO13】フルアップ感知服動器を駆動する信号の電 位は、ブルダウン感知服動器を駆動する信号のそれより 高いこと、及び/又は、ブルアップ感知駆動器の供給電。 圧より高いことが経ましい。

#### (00.14)

【発明の実施の形態)以下。 添付した図面を参照して本。 発明の特徴及び利点を詳細に説明する。

【ロロ15】図3は、本発明の好適な実施の形態に係る 「飯知増幅器を示す回路図である。図3の感知増幅器は、 - 対のPMOSトランジスタmp O及びmp 1 を具備するブルア ップ感知噌個器3 D2 と一対のNMOSトランジスタm D及 びm 1 を具備するブルダウン感知増備器 30.4 どを含 む。PMOSトランジスタmp 1及びmp ロはピットラインBLと 相補ビットラインBLBとの間に直列に接続され、各々が ビッドライン町と相捕ビッドライン町8に連絡されるゲ ートを有する。同じように、IMOSトランジスタmn 1 及び moはビットラインBLと相様ビットラインBLBとの間に 道列で接続され、各々がビットライン60と相様ピットラ インBLBに連絡されるゲートを有する。ブルアップ感知 駆動器3.06は、ラインLAを通じてPMOSトランジスタmp O とmp 1 との間のメートに連結され、ブルアップ増幅器。 3:02に報荷を提供する。ブルダウシ感知駆動器308 はラインLABを通じてNMOSドランジスタmm O とmm 1 どの 間のノードに連絡され、そしてブルダウン感知増幅器3 0.4から電荷を引き抜く。この感知増幅器は、4々のブ ルアップ感知駆動器305とブルダウン感知駆動器30 B がNMOSトランジスタで構成されていることが特徴であっ

【0016】センシング動作の初期において、等化回路(図示せず)は、ビットラインのと相様ビットライン8L8の電圧をプリチャーシレベル1/2%」に等化する。セルトランジスタがピットライン8Lをツ・イ"レベルでチャージされたキャパシタに連結するようにワードライン(図)示せず)がイネーブルされれば、チャージシェアリングによりビットライン8Lの電位が相撲ビットライン8L8の電位より高くなる。一方、通信されたキャパシタがディスチャージされていれば、チャージシェアリングによりビットライン8Lの電圧が低下する。チャージシェアリングが完了する時点でブルアップ感知駆動器30.6ビブルダウン感知駆動器30.8ビブルアップ感知駆動器30.6ビブルダウン感知駆動器30.8ビブルアップの電位を1/2Vblから供信電圧Vddに、LABラインの電位を1/2Vblから接触性で(0V)に駆動し始める。

【\*ロロ17】 読出されているメモリセルが『ハイ『状態でチャージされている時は、トランジスタ前1のゲート電

位かmpのケード単位より高くなるので、相補ビッドラインBLBのチャーシがm 1 を追してLABラインに流れていく。従って相補ビットラインBLBの単位が低下する。一方、ラインLAは、ドランジスタmpのを適じてビットラインBLに電荷を供給してビットラインBLBLBとの間の小さな電圧意を増加してビッドラインBLBの単位を供給電圧Vddに上げる一方、相補ビットラインBLBの単位を接地単位(O.9)に下げるフィードバックループを形成する。

【OO 1.8】ビットラインBLと目補ビットラインBLBの 電位差が適正な水準に到達すれば、カラム選択ライン(Column Select Line)図示せず)により制御されるカラム 選択トランジスタ(図示せず)をターンオンさせて、感知 されたチータを入出カライン(IO line)(図示せず)に伝 送する。

【0019】図3の感知増幅器において、ブルナップ感知服動器305とブルダウン感知服動器305及び305 08ドランジスタで構成される。駆動器305及び305 のNMOSドランジスタは違い応答を提供し、同等な駆動能力とスピードのPMOSトランジスタを使用することによる・ 半導体メモリ装置のチップサイズ増加を防止する。

【0.0.2.0】 駆動器3.0.6及び3.0.6の速し応答は、駆動器3.0.6及び3.0.6が動作し始める時点とカラム選択。ラインがイネーブルされる時点との間のセンシングタイムを陥める。

【OO 2: 17: 同じようにメモリセルのキャバシタにデー。 タをリフレッシュするのに必要なリフレッシュタイムも 確まる:

【0022】図 1に示したような従来の感知増幅器と同じチップ領域を使用する場合において、本発明の好道な実施の形態の感知増幅器によれば、センシングタイムは、1~2nsまで確まり、カラム選択ラインCSLのイネープルタイムを延ばす必要がない。リブレッシュタイムは10nsまで短くなる。

【0023】図4は、図3に示したブルアップ感知駆動器305をブルダウン感知駆動器305を活性化する制御回路の構成を示す。制御回路はMANDグート402、2個のインパータ409及び405、並びにレベルシフタ405を具備する。MANDグート402はPS信号とPBLSIJ信号を受け、そのMAND遠鏡された結果をインパータ404はMANDグート402の出力信号を反転させてLANG信号を発生し、レベルシフタ405及びインパータ408はMANDグート402の出力信号を4ファファリング及び反転させてLAPG信号の活性化されたレベルを発生する。

(0024) これによりインパータ404とインバータ408の出力は同じロジックレベルを有するが、以下に説明されるようにインパータ408は、LAPG信号の活性、化されたレベルを供給電圧Wd2即ちLANG信号の活性化されたレベルよりも高いレベルまで主げる。

(0029) PS信号とPBLS IJ信号が全て"ハイ"状態になり、インハータ 40.4の出力のLANG信号とインバータ 40.6の出力のLANG信号とインバータ 40.6の出力のLAPG信号は全て"ハイ"状態になる。これによりインパータ 40.4からのLANG信号とインバータ 40.6からのLAPG信号は"ハイ"状態になる。センシング動作中にブルアップ 感知 増幅器 30.2及 びブルダウン 感知 増幅器 30.4の動作を開始させるために、LANG信号はブルダウン感知 観動器 30.6をターンオンさせる。

(0026) ブルアップ感知増幅器302はPMOSトランジスタmO及びm・1を含む。よく知られたようにPMOSトランジスタmO及びm・1内のホールの移動度は、ブルダウン感知増幅器304のPMOSトランジスタmO及びm・1内の電子の移動度より小さい。従って、ブルアップ感知駆動器306の駆動能力をきてあれば、ブルアップ感知駆動器306の駆動能力を増加するべきである。本発明の好通な実施の形態では、レベルジフタ406とインパータ408は、LAPG信号のアクティブ風位をLANG信号のそれに比べて高くすることによってブルアップ感知駆動器306の駆動能力を増加される。

【00(2.7.1 本発明の好通な実施の形態では、レベルシフタ4.0.5の入力は0~2.4Vで、出力は0~3.8Vである。レベルシフト動作のためにレベルシフタ4.0.5の電源電圧として3.8Vの電位を有する%pが印加される。またインバータ4.0.8の電源電圧としても%pが印

【〇〇29】図4の制御回路において、MANDゲート4〇2の出力が"ハイ"であればNDMドランジスタm41及びmn43のオンされ、インバータINVの出力は"ロー"となりMMOSトランジスタm4で及びmn44かターンオフされる。トランジスタm4ではPMOSトランジスタm42のゲートをプルダウンし、これによりトランジスタm42がターンオンされレベルシフタ40-5の出力は電圧VPにプルアップされる。また、MANDゲート402の出力はトランジスタm4でをオンさせレベルシフタ405の出力はトランジスタm4でをオンさせて、レベルシフタ405はVeeレベルにラッチされる。

【20.2.9】NAMDゲート402の出力が"ロー"であれば、トランジスタm.4.1及びm.4.3がオフされ、インバータ・INVからの出力は"ハイ"になってトランジスタm.4.2及びm.4.4をターンオンさせる。これによりトランジスタm.4.4及びm.4.2ができる。これによりトランジスタm.4.4及びm.4.2ができる。これによりトランジスタm.4.4及びm.4.2ができる。これによりトランジスタm.4.4をターンオンさせてトランジスタm.4.2を推技してオフさせでレベルシフタ4.0。6の出力を"ロー"レベル(ロV)にラッチされるようにする。


【0030】インバータ408は低電位を入力し反転さ

せてWp レベルを出力する。 冒い換えれば、レベルシフタ40.5とインバータ40.8の動作は、ブルアップ感知 駆動器30.6を活性化する時、LAPE信号の単位をプルダウン感知駆動器30.8を活性化する時のLANG信号の単位 より高く上げる。

【0031】これは駆動器305の駆動能力を増大させ、電位VepとVddとの差が駆動器305のMMOSトランジスタのスレショルド電圧より大きいため、ラインLAの最大電位を電位Vddに増大させる。

[0032] 図3の感知増幅器を含むメモリではかう人。 選択タイムを延ばす必要がない。駆動器 30.5(図4)の NMOSトランジスタが駆動器 105(図1)のPMOSトランジスタと同じ大きさを有する場合、図1の感知増幅器と比較する時、図3の感知増幅器は、センシングタイムが1~2nsまで発まり、リフレッシュタイムが1.0nsまで除まる。

【ロロ 33】図3の感知増幅器は、例えばトリブルウェルガロセス及び構造で具現されるる。トリブルウェル構造とは、基版内で上部のウェル(例えばトーウェル)が下部のウェル(例えばトーウェル)の境界内にある構造である。アクティブ領域(例えばMMOSトランジスタのトタイプソース/ドレイン領域)が上部のウェル(例えばアーウェル)内にあり、他のアクティブ領域(例えばPMOSドランジスタのトタイプソース/ドレイン領域)が上部のウェルを取り囲む下部のウェルの一部である。そのようなトリブルウェル構造を作るプロセスは当業者によく知られている。図3の感知増幅器において、ツインウェルアイソレーション構造のMMOSトランジスタを採用した装置と比較すると、ドリブルウェル構造はMMOSドランジスタの長さと、



配動設300とブルアップ感知増幅器302との距離を 前めることを可能にする。したかって、図3の感知増幅 器は、トリブルウェルプロセスを使用して形成されるこ とが経ましい。トリブルウェルブロセスによれば、チップのコアと周辺領域の比率に関係なくコア領域にMOSトランジスタ集中させることができるため、プロセスを改善することができる。

[0034]

【発明の効果】計述したように本発明の感知増幅器によれば、プルアップ感知駆動器とフルダウン感知駆動器を 全てNMOSトランジスタで構成することによってセンシン グタイム及びリフレッシェタイムが改善される。

【図面の簡単な説明】

【図1】従来の感知増幅器の構成を示す回路図である。 【図2】図 1に示したブルアップ感知軽効器及びブルダ ウン感知駆動器を各や制御するCAPC信号及びLANG信号を 発生する制御回路の構成を示す回路図である。

【図3】本発明に係る感知増幅器の構成を示す回路図である。

【図4】図3に示したプルアップ感知服勤器及びプルダ ウン感知駆動器を各々制御するLAPG信号とLANG信号を発 生する制御回路の構成を示す回路図である。

【符号の説明】

BL ビットライン BLB 相撲ビットライン

3.02 ブルアップ感知増幅器

3.04 ブルダウン感知増備器

3.06 ブルアップ感知能動器

3-08 ブルダウン感知能動器

